韬定律 vs 摩尔定律：从"缩尺寸"到"压时间"
阅读时间少于 1 分钟
如果你关注科技新闻，昨天一定看到这两条消息：科创50暴涨5.88%，中芯国际单日涨幅18.78%，整个半导体板块集体狂飙。
源头是华为发布了一条新定律——“韬定律”。
一条定律能让整个资本市场如此兴奋，历史上只出现过一次：1965年，摩尔定律。
五十年过去了，半导体行业终于迎来了第二条成体系的指导原则。两条定律有什么不同？它们之间的递进关系是什么？对普通人和科技从业者分别意味着什么？
今天，我用最通俗的语言把这两条定律讲清楚。
一、摩尔定律：让芯片"越做越小"的黄金法则
它说了什么？
1965年，英特尔联合创始人戈登·摩尔发现了一个有趣的规律：一块芯片上能塞进去的晶体管数量，大约每两年翻一番。
翻译成大白话：你每等两年，同样大小的芯片里就能多塞一倍的零件。
为什么这很重要？
晶体管的数量直接决定了芯片的性能。更多的晶体管 = 更强的计算能力。而"翻倍"意味着每两年性能翻倍——这就是为什么你的手机每两三年就会感觉"变卡了"，不是手机变慢了，是新一代太快了。
1974年，IBM工程师登纳德补充了一条关键规则：晶体管做小的同时，电压也等比降低，所以功耗密度不变。
这条规则的意义极其重大：“做小"没有副作用。 芯片又小又快又省电，简直是完美的技术路线。
整个半导体行业自此进入了"做小就是做好"的黄金时代。Windows从95迭代到11，iPhone从1代到15代，云计算从0到全球千亿美元市场——所有这些技术进步的背后，都是摩尔定律在托底。
为什么它走不动了？
2005年前后，登纳德规则失效了。
原因是：电压不能无限降低。降到一定程度后，晶体管在"关闭"状态下开始漏电——就像水龙头关不紧。
副作用出现了：芯片越来越烫。工程师们不得不让芯片的大部分区域"轮休”——同一时间只启用部分晶体管，其余保持闲置，业内称为"暗硅"。
7纳米以下制程后，问题更严重：
- 收益减半：过去尺寸缩小一半，速度提升近四倍；现在同样缩一半，只剩两倍
- 互连瓶颈：连接晶体管的金属线路产生的延迟，超过了晶体管本身的开关速度。芯片再快，信号传不过去
- 成本飙升：2纳米节点，一颗芯片的设计预算已超过10亿美元。晶体管成本不再下降，反而上升
摩尔定律的黄金公式——“越做越小，越来越便宜”——已经失效。
二、韬定律：从"缩尺寸"到"压时间"
它说了什么？
2026年5月25日，华为半导体业务部总裁何庭波正式发表"韬（τ）定律"。
τ（tau）是电路理论中的时间常数，代表信号从一种状态切换到另一种状态所需的时间。
韬定律的核心非常简单：别再盯着"芯片做多小"，改为盯着"信号跑多快"。
过去60年，芯片性能提升的本质，其实一直都是在压缩时间——晶体管变小，开关速度更快；集成度提高，信号在芯片内部跨越的边界更少。空间缩小，始终只是压缩时间的手段。
但那只是"顺便"压时间。韬定律把时间确立为芯片迭代的核心指标。
技术路径：逻辑折叠
韬定律落地需要一套全新的技术——逻辑折叠（Logic Folding）。
传统芯片把所有电路铺在同一个平面上，信号走得越远，延迟越大。逻辑折叠的做法是：把关键电路拆分到纵向堆叠的多层芯片上。
就像一个两层的城市：以前所有人在同一个平面上活动，路上堵车严重；现在把一部分人移到二楼，通过垂直电梯通行，通行效率大幅提升。
层与层之间用"混合键合"（Hybrid Bonding）技术连接——两片晶圆以微米级精度对齐，信号可以纵向穿越，走线长度大幅缩短。
已经量产验证的成果
韬定律不是纸上谈兵。华为在过去六年（2020年5月至2026年5月）基于这条路线设计并量产了381款芯片，覆盖手机、AI、汽车、工业。
41% 核心能效提升
381 基于韬定律路线量产的芯片
2026款麒麟芯片的实测数据：
- 晶体管密度：1.55亿/mm² → 2.38亿/mm²，单代涨幅55%
- 传统路线要做到这个提升，通常需要三年和一次完整制程换代
- 核心能效提升41%，最高主频3.1GHz
- 时钟缓冲器减少一半以上，布线长度缩减约30%
全部在固定制程节点内取得，没有采用新的光刻工艺。
华为的路线图显示，到2031年，晶体管密度目标突破每平方毫米4亿颗——“达到1.4纳米制程的同等水平”。
不同行业的迭代速度
摩尔定律给全行业一个统一的节奏：每两年翻一倍。
韬定律不这么做。
它的迭代速度因场景而异：
- 手机芯片（功耗受限）：约每年1.3倍
- 自动驾驶：约每年1.5倍
- AI场景：可达每年10倍
三、两条定律的核心对比
| 维度 | 摩尔定律 | 韬定律 |
|---|---|---|
| 核心指标 | 晶体管密度（空间） | 信号延迟（时间） |
| 优化路径 | 几何缩微（做小） | 逻辑折叠 + 垂直堆叠 |
| 迭代节奏 | 每18-24月翻倍，统一节奏 | 因场景而异（1.3x~10x/年） |
| 物理基础 | 依赖光刻工艺进步 | 依赖立体封装与架构设计 |
| 当前状态 | 7nm以下收益递减，成本飙升 | 已量产验证，381款芯片 |
| 产业影响 | 让全部企业共享制程红利 | 让各行业自行决定最优路线 |
四、两条路线的关系：不是替代，是接力
一个最常见的误解是：韬定律要"替代"摩尔定律。
不是。
它们的真正关系，可以从两个角度看。
技术角度：两条腿走路
韬定律和摩尔定律不是零和关系。
摩尔定律管空间密度——同样面积能塞多少晶体管。韬定律管时间效率——信号要多久跑完全程。
最好的方案是两条路线齐头并进：用摩尔定律的思路把晶体管做小、做密，再用韬定律的思路把信号路径压短、压快。一个管"密度"，一个管"效率"。
产业角度：中国半导体需要的新答案
韬定律对中国半导体的意义，远大于技术本身。
2019年，华为无法继续使用海外最先进的芯片代工服务。在何庭波的话里，这种处境被概括为：“对于无法获取顶尖光刻设备的企业，发展受限问题显现更早，产业承压也更为严峻。”
华为六年前被迫面对的那个问题——“几何缩微走不动了，芯片性能靠什么继续提升？"——回过头来看，整个行业最终都将不得不面对。
韬定律给出的答案是：把优化目标从"空间"切换到"时间”，用成熟制程配合立体设计，同样可以做出高性能芯片。
它不解决"能不能做3纳米"的问题——它回答的是"做不了3纳米时，怎么做出3纳米级别的性能"。
五、未解决的挑战
何庭波在论文中坦诚列出了韬定律尚未解决的难题：
- 1EDA工具链：现有设计软件是为平面时代开发的，多层堆叠的设计需全新工具。她将其称为"未来十年最核心的基础支撑投入"
- 2晶圆工艺偏差：不同批次晶圆之间的电气参数差异，对信号时序构成很大压力
- 3能耗配套：τ是一条时间准则，不是能耗准则。速度快10倍但功耗也涨10倍，理论上不违反韬定律，但实际无法部署
- 4评测标准缺失：行业现有的Linpack、MLPerf等基准测试，无法评估全栈协同优化的效果。何庭波呼吁建立新的评测体系
她还在论文结尾写道：
摩尔定律统治了半导体行业60年，它的核心公式是：做小 = 做好 = 更便宜。
登纳德规则失效后，"做小"的成本越来越高、收益越来越低。
韬定律回答了一个更本质的问题：我们真正想要的是什么？
不是"更小的晶体管"。是"更快的计算"。
做小只是手段，压时间才是目的。
从摩尔到韬，从"缩尺寸"到"压时间"，这是半导体产业从物理极限走向系统创新的第一次系统性转身。而这次转身，是中国企业提出答案的。